

SALÃO DE INICIAÇÃO CIENTÍFICA XXVIII SIC



Evento	Salão UFRGS 2016: SIC - XXVIII SALÃO DE INICIAÇÃO
	CIENTÍFICA DA UFRGS
Ano	2016
Local	Campus do Vale - UFRGS
Título	Gerador de Estímulos para Teste de Circuitos Integrados
Autor	PABLO RAFAEL BODMANN
Orientador	RENATO PEREZ RIBAS

Gerador de Estímulos para Teste de Circuitos Integrados. Pablo Rafael Bodmann Renato Perez Ribas Instituto de Informática – UFRGS

Ao testar um circuito integrado com confiabilidade, é necessário testar todas as possibilidades possíveis de entradas e suas transições, mas para verificar o efeito de uma entrada sobre o circuito transiciona-se apenas uma delas. Além de cobrir todas as possibilidades, é desejável cobrir também todas as transições variando apenas uma entrada. Como uma combinação pode transicionar para mais de uma possibilidade modela-se o problema como um grafo. Neste grafo deseja-se passar por todos os vértices e arestas, onde cada vértice contém a representação numérica de cada combinação de entradas e as arestas uma transição válida entre duas combinações de entradas. A solução encontrada para isso foi tratar o grafo como uma árvore e percorrer ela em profundidade¹. Para representar a árvore, monta-se uma tabela cujo o índice das linhas representam os nós e nelas estão contidas os nós possíveis de serem alcançados. Como utilizamos números para representar as entradas, pode-se ordená-los mas utilizando a codificação de Gray², logo na tabela aparecerá para cada nó apenas os nós cuja representação numérica seja maior. Para criar a sequência começa-se no índice 0 (com todas as entradas em 0) da tabela e transiciona-se para o primeiro estado da lista. O mesmo é feito para os nós conseguintes, mas se não houver um próximo estado retorna-se para o estado anterior e transiciona-se para o estado seguinte da lista. Caso não haja um próximo estado retorna-se para o estado anterior e marca-se aquela transição como já visitada. O algoritmo termina quando chegar ao final da lista do nó 0. Para testar o gerador, foi criado uma aplicação na linguagem Java, na qual foi descrito o comportamento de 4 circuito combinacionais, (portas lógicas AND, OR, exclusive-OR, somador completo) e 8 circuitos sequências (latch tipo D, latch tipo D com sinal de set assíncrono, latch tipo D com sinal de reset assíncrono, latch tipo D com sinais de set e reset assíncronos, flip-flop tipo D, flip-flop tipo D com sinal de set assíncrono, flip-flop tipo D com sinal de reset assíncrono, um flip-flop tipo D com sinais de set e reset assíncronos). Os circuitos foram estimulados com a sequência criada e comparados com um gabarito criado a partir da descrição dos circuitos. Os gabaritos contém, além das saídas esperadas, as transições das saídas em relação a uma transição de uma das entradas. Os circuitos combinacionais tiveram cobertura de 100% tanto nos gabaritos de estado quanto nos gabaritos de transição, mas alguns circuitos sequenciais tiverem coberturas menores que 100% nos gabaritos de estado e nos gabaritos de transição. Isso se deve ao fato que circuitos sequenciais tem o estado atual dependente das entradas e da sequencia de entradas antecessoras do mesmo enquanto os circuitos combinacionais dependem apenas das entradas.

Referências

- 1. Thomas H. Cormen, Charles E. Leiserson, Ronald L. Rivest, and Clifford Stein. *Introduction to Algorithms*, Third Edition. MIT Press and McGraw-Hill, ISBN 0262032937.
- 2. Albert Nijenhuis and Herbert S. Wilf. *Combinatorial Algorithms for computer and calculators*, Second Edition. Academic Press, ISBN 1483273458