Navegação por Assunto "EDA"
Resultados 1-13 de 13
-
Biblioteca de BDDs baseada em inteiros
(2019) [Trabalho de conclusão de graduação]Diagramas de decisão binária (BDDs) são um tipo de estrutura de dados muito usada no projeto de circuitos integrados digitais. Este trabalho apresenta uma contribuição para a obtenção de estruturas de dados mais eficientes ... -
Boolean optimization of neural network circuits using signal probabilities and approximate computing through constant propagation
(2020) [Dissertação]The development of electronic devices has demonstrated amazing capabilities since the introduction of the transistor device. Humanity is more than ever, virtually connected. Information is at the grasp of most current human ... -
Cell selection to minimize power in high-performance industrial microprocessor designs
(2016) [Tese]This work addresses the gate sizing and Vt assignment problem for power, area and timing optimization in modern integrated circuits (IC). The proposed flow is applied to the Benchmark Suites of the International Symposium ... -
Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
(2015) [Tese]Electronic design automation (EDA) tools play a fundamental role in the increasingly complexity of digital circuit designs. They empower designers to create circuits with several order of magnitude more components than it ... -
Exploração de paralelismo no roteamento global de circuitos VLSI
(2015) [Dissertação]Com o crescente aumento das funcionalidades dos circuitos integrados, existe um aumento consequente da complexidade do projeto dos mesmos. O fluxo de projeto de circuitos integrados inclui em um de seus passos o roteamento, ... -
Finding placement-relevant clustersWith fast modularity-based clustering
(2020) [Tese]In advanced technology nodes, IC implementation faces an increasing design complexity as well as ever-more demanding design schedule requirements. This raises the need for new decomposition approaches that can help reduce ... -
Minimização lógica por fusão de portas
(2018) [Dissertação]Neste trabalho é apresentado um método para redução do número de transistores em circuitos integrados. Foram desenvolvidos um algoritmo e uma ferramenta de EDA baseada no mesmo, denominada de LOMGAM (Logic Minimization by ... -
Minimizing transistor count in transistor networks
(2020) [Tese]The evolution of the Integrated Circuits Technology demands optimization of IC design. Nowadays, many circuits use much more transistors than necessary as a broad set of ASICs use a library of pre-designed cells. The small ... -
Pattern classification for layout hotspots
(2018) [Trabalho de conclusão de graduação]The final objective of an integrated circuit design is to produce a layout, that is, a geometrical representation of the circuit where the geometrical shapes correspond to patters that will be formed by layers of metal, ... -
Power optimization techniques for advanced CPUs at physical implementation level
(2019) [Trabalho de conclusão de graduação]With the continuous growth and customer push to the requirements of embedded systems, smartphones, tablets, microcontrollers and the recent IoT (Internet of Things) market, more than ever the development of power efficient ... -
Roteamento de circuitos VLSI
(2010) [Trabalho de conclusão de graduação]Roteamento é a etapa do fluxo de geração de circuitos integrados onde são realizadas as interconexões entre os diferentes elementos do circuito. Está incluído na etapa de síntese física, que trata da construção do leiaute, ... -
Síntese automática do leiaute de redes de transistores
(2014) [Tese]Fluxo de síntese física baseado em standard cells tem sido utilizado na indústria e academia já há um longo período de tempo. Esta técnica é conhecida por ser bastante confiável e previsível uma vez que a mesma biblioteca ... -
Tackling the drawbacks of a lagrangian relaxation based discrete gate sizing algorithm
(2018) [Dissertação]The shrink of the devices sizes allows the number of transistors in the integrated circuits to grow, leading to an increase in the leakage power. The discrete gate sizing technique consists in assigning each gate of the ...
