Repositório Digital

A- A A+

Automatic generation of register side effect test in embedded software.

.

Automatic generation of register side effect test in embedded software.

Mostrar registro completo

Estatísticas

Título Automatic generation of register side effect test in embedded software.
Autor Kalsing, Arthur
Orientador Ribas, Renato Perez
Co-orientador Bernard, Laurent
Data 2014
Nível Graduação
Instituição Universidade Federal do Rio Grande do Sul. Instituto de Informática. Curso de Engenharia de Computação.
Assunto Microeletronica
Software embarcado
[en] Embedded software
[en] IP-XACT
[en] Register bank test
[en] Side-effects
[en] System on chip design
[en] TLM validation
[en] Transactional level modeling
Abstract The techniques and procedures for System-on-Chips (SoC) design are constantly being improved, not only because of the fast evolution of this area (as predicted by Moore’s Law) but mainly due to the high com-plexity that such task acquires. Specialized R&D teams in semiconductors companies work in the improvement of this process, researching better methodologies and technologies in order to gain market advantage. This graduation project, developed within System Platforms Group (SPG) at STMicroelectronics, aims at improving one of the steps of the company’s tests flow, more specifically the register bank test in transac-tional level of semiconductor’s conception. Precisely, this project aims at improving a tool which will help the user to set up a complete register bank test, including test for special register behaviors, automatically generating the embedded code to be executed. Through this text is presented the work performed over the project step-by-step, from the analysis of the existent methodology to the tests in real industry IPs using the improved process.
Resumo As técnicas e processos de concepção de Systems-on-Chip (SoC) es-tão em constante evolução, não apenas devido a rápida evolução deste ramo da indústria (como previsto pela lei de Moore) mas principalmente devido a alta complexidade que esta tarefa vem adquirindo. Equipes espe-cializadas em P&D trabalham nas empresas de semicondutores pesquisan-do novas metodologias e tecnologias para alcançar vantagem comercial. Este trabalho de graduação, desenvolvido dentro do Grupo de Pla-taformas e Sistemas da STMicroelectronics, visa o melhoramento de um dos processos de validação de design da companhia, mais especificamente o teste do banco de registradores em nível transacional. Precisamente, es-te projeto objetiva o aprimoramento de uma ferramenta de teste que auxi-lia o usuário na criação de uma rotina de testes completa para bancos de registradores, incluindo testes para registradores com comportamentos específicos, automaticamente gerando o código embarcado para ser exe-cutado na plataforma. Através deste trabalho será apresentado todo o desenvolvimento do projeto, desde a análise da metodologia existente na companhia até os testes em plataformas industriais utilizando software gerado pela ferra-menta aprimorada.
Tipo Trabalho de conclusão de graduação
URI http://hdl.handle.net/10183/101897
Arquivos Descrição Formato
000931902.pdf (976.7Kb) Texto completo Adobe PDF Visualizar/abrir

Este item está licenciado na Creative Commons License

Este item aparece na(s) seguinte(s) coleção(ões)


Mostrar registro completo

Percorrer



  • O autor é titular dos direitos autorais dos documentos disponíveis neste repositório e é vedada, nos termos da lei, a comercialização de qualquer espécie sem sua autorização prévia.
    Projeto gráfico elaborado pelo Caixola - Clube de Criação Fabico/UFRGS Powered by DSpace software, Version 1.8.1.