Repositório Digital

A- A A+

A deblocking filter architecture for high efficiency video coding standard (HEVC).

.

A deblocking filter architecture for high efficiency video coding standard (HEVC).

Mostrar registro completo

Estatísticas

Título A deblocking filter architecture for high efficiency video coding standard (HEVC).
Autor Dalcin, Felipe Vogel
Orientador Bampi, Sergio
Co-orientador Diniz, Claudio Machado
Data 2014
Nível Graduação
Instituição Universidade Federal do Rio Grande do Sul. Instituto de Informática. Curso de Engenharia de Computação.
Assunto Microeletronica
Sistemas embarcados
[en] Deblocking filter
[en] Digital video coding
[en] Hardware architecture
[en] High efficiency video coding standard
Abstract The new video compression standard High Efficiency Video Coding (HEVC) contains a variety of new encoding tools to provide higher compression rate compared to previous H.264/AVC standard. The higher compression rate achieved in HEVC results in an increase in computational complexity for video encoding and decoding. The need to encode and decode ultra-high definition video sequences under real-time constraints demands hardware architectures to accelerate execution time of certain HEVC tools, due to their high computational complexity and to the huge amount of data that needs to be processed. In this work we discuss the complexity of HEVC tools and we propose a hardware architecture for Deblocking Filter. We discuss in details the implementation of the hardware datapaths that implement the filtering conditions and the filtering operations, as well as the control unit of our architecure.
Resumo O novo padrão de compressão de video HEVC (High Efficiency Video Coding) contém uma variedade de ferramentas de codificação que fornecem taxas de compressão mais altas em comparação com o antigo padrão H.264/AVC. As taxas de compressão mais altas atingidas pelo HEVC resultam em um aumento da complexidade computacional para codificar e decodificar vídeo. A necessidade de codificar e decodificar vídeos de definição ultra alta (UHD) atendendo a restições de aplicações tempo-real exigem que arquiteturas de hardware sejam desenvolvidas para acelerar o tempo de execução de algumas ferramentas do HEVC, devido a suas altas complexidades computacionais e ao grande volume de dados que necessita ser processado. Neste trabalho, nós discutimos algumas das ferramentas do HEVC e as complexidades de algumas delas, a fim de propor uma arquitetura para o filtro de deblocagem (Deblocking Filter). Nós discutimos em detalhes a implementação dos datapaths do hardware que implementam as condições e operações de filtragem, além da unidade de controle de nossa arquitetura.
Tipo Trabalho de conclusão de graduação
URI http://hdl.handle.net/10183/101898
Arquivos Descrição Formato
000931907.pdf (1.199Mb) Texto completo Adobe PDF Visualizar/abrir

Este item está licenciado na Creative Commons License

Este item aparece na(s) seguinte(s) coleção(ões)


Mostrar registro completo

Percorrer



  • O autor é titular dos direitos autorais dos documentos disponíveis neste repositório e é vedada, nos termos da lei, a comercialização de qualquer espécie sem sua autorização prévia.
    Projeto gráfico elaborado pelo Caixola - Clube de Criação Fabico/UFRGS Powered by DSpace software, Version 1.8.1.