Desenvolvimento de uma arquitetura de hardware de um estimador de vetores de movimento de precisão sub-pixel seguindo o padrão HEVC
dc.contributor.advisor | Bampi, Sergio | pt_BR |
dc.contributor.author | Teixeira, Gabriel Diego | pt_BR |
dc.date.accessioned | 2015-02-27T01:57:30Z | pt_BR |
dc.date.issued | 2014 | pt_BR |
dc.identifier.uri | http://hdl.handle.net/10183/110733 | pt_BR |
dc.description.abstract | Este artigo descreve o Trabalho de Graduação 2 de Gabriel Diego Teixeira o qual propõe uma arquitetura de hardware de um estimador de vetores de movimento de precisão sub-pixel seguindo o padrão HEVC. Este trabalho tem como motivo a necessidade de se melhorar o desempenho dos codificadores de vídeo, em especial do novo padrão HEVC, que requerem uma grande capacidade computacional para realizar a compressão de uma seqüência de vídeo em alta definição com uma boa qualidade visual e alta taxa de compressão. O padrão HEVC possui diversos módulos e o módulo de estimativa de movimento é o consome mais recursos durante a codificação, embora também seja responsável pela maior parte dos ganhos na compressão de vídeo. Neste trabalho é apresentado uma proposta de arquitetura de hardware do módulo de estimativa de movimento fracionário, que faz parte do módulo de estimativa de movimento, que tem como objetivo reduzir a intensidade computacional do codificador. | pt_BR |
dc.description.abstract | This article describes the final project of Gabriel Diego Teixeira which proposes an hardware architecture of a sub-pixel motion vector estimator according to the HEVC standard. This project has as motivation the need to improve the video encoders, specially the new HEVC standard, which require a high computing capacity to perform the compression of a high definition video sequence with a good visual quality and compression rate. The HEVC standard has many modules and the motion estimation module is the most computing intensive task during the encoding, although it also allows most of the gains in compression during the video encoding. In this article is presented a proposition of hardware architecture of the fractional motion estimation module, which is part of the motion estimation module, which has as objective the reduction of the computing intensity of the encoder. | en |
dc.format.mimetype | application/pdf | |
dc.language.iso | por | pt_BR |
dc.rights | Open Access | en |
dc.subject | Microeletrônica | pt_BR |
dc.subject | Digital video | en |
dc.subject | HEVC | en |
dc.subject | Vídeo digital | pt_BR |
dc.subject | Motion estimation | en |
dc.subject | Fractional motion estimation | en |
dc.title | Desenvolvimento de uma arquitetura de hardware de um estimador de vetores de movimento de precisão sub-pixel seguindo o padrão HEVC | pt_BR |
dc.title.alternative | Development of a sub-pixel hardware motion vector estimation architecture according to the HEVC standard | en |
dc.type | Trabalho de conclusão de graduação | pt_BR |
dc.identifier.nrb | 000952698 | pt_BR |
dc.degree.grantor | Universidade Federal do Rio Grande do Sul | pt_BR |
dc.degree.department | Instituto de Informática | pt_BR |
dc.degree.local | Porto Alegre, BR-RS | pt_BR |
dc.degree.date | 2014 | pt_BR |
dc.degree.graduation | Ciência da Computação: Ênfase em Engenharia da Computação: Bacharelado | pt_BR |
dc.degree.level | graduação | pt_BR |
Este item está licenciado na Creative Commons License