Repositório Digital

A- A A+

Rompendo a barreira de performance em processadores superescalares através de lógica reconfigurável

.

Rompendo a barreira de performance em processadores superescalares através de lógica reconfigurável

Mostrar registro completo

Estatísticas

Evento Salão de Iniciação Científica (26. : 2014 out. 20-24 : UFRGS, Porto Alegre, RS).
Título Rompendo a barreira de performance em processadores superescalares através de lógica reconfigurável
Autor Brandalero, Marcelo
Orientador Beck Filho, Antonio Carlos Schneider
Sessão Engenharia de software e programação paralela e distribuída
Temática Processamento paralelo e distribuído
Assunto Ciências exatas e da terra
Informática
Tipo Resumo publicado em evento
URI http://hdl.handle.net/10183/112965
Arquivos Descrição Formato
Resumo_35478.pdf (177.0Kb) Resumo Adobe PDF Visualizar/abrir
Poster_35478.pdf (962.9Kb) Poster Adobe PDF Visualizar/abrir

Este item está licenciado na Creative Commons License

Este item aparece na(s) seguinte(s) coleção(ões)


Mostrar registro completo

Percorrer



  • O autor é titular dos direitos autorais dos documentos disponíveis neste repositório e é vedada, nos termos da lei, a comercialização de qualquer espécie sem sua autorização prévia.
    Projeto gráfico elaborado pelo Caixola - Clube de Criação Fabico/UFRGS Powered by DSpace software, Version 1.8.1.