Repositório Digital

A- A A+

Basic techniques of gate level simulation : a tutorial

.

Basic techniques of gate level simulation : a tutorial

Mostrar registro completo

Estatísticas

Título Basic techniques of gate level simulation : a tutorial
Autor Wagner, Flavio Rech
Data 1984
Assunto Simulacao : Sistemas digitais
[en] Compiler-driven
[en] Gate level simulation
[en] Simulation algorithm
[en] Tabel driven simulation
[en] Timing models
Abstract Gate level simulators are those which simulate digital logic circuits composed only of basic gates such as NAND's , NOR's, etc . There are two basic types of gate level simulators: compiled ones, in which the logic structure is directly translated into a sequence of instructions of the host computer, and table-driven ones, in which the logic structure is translated into a table structure, which is then inte rpreted by a simulation program. Table-driven simulators can assume any delay values for the gates. Not only single propagation delay s can be considered , but also more complicated mode ls, which include inertial delays, differing transition times, rise and fall times, etc. Accurate design verification can be obtained only if multiple-valued logic is used.
Resumo Simuladores a nível de portas lógicas são aqueles que simulam circuitos lógicos digitais compostos apenas de portas lógicas elementares como NANDs, NORs, etc . Existem dois tipos básicos de simuladores: compilados, nos quais a estrutura lógica e traduzida diretamente para uma sequência de instruções do computador hospedeiro, e dirigidos por tabela, nos quais a estrutura lógica é traduzida para uma estrutura de tabelas, que é então interpretada por um programa simulador. Simuladores dirigidos por tabela podem assumir quaisquer valores para os tempos de propagação das portas lógicas. Não apenas tempos de propagação simples podem ser considerados, mas também modelos mais complicados, que incluem tempos de propagaçao inerciais, difererites tempos de transição, tempos de subida e descida, etc. Verificação acurada do projeto só pode ser obtida se lógica com múltiplos valores for usada.
Tipo Relatório Técnico e de Pesquisa
URI http://hdl.handle.net/10183/126714
Arquivos Descrição Formato
000103176.pdf (17.97Mb) Texto completo Adobe PDF Visualizar/abrir

Este item está licenciado na Creative Commons License

Este item aparece na(s) seguinte(s) coleção(ões)


Mostrar registro completo

Percorrer



  • O autor é titular dos direitos autorais dos documentos disponíveis neste repositório e é vedada, nos termos da lei, a comercialização de qualquer espécie sem sua autorização prévia.
    Projeto gráfico elaborado pelo Caixola - Clube de Criação Fabico/UFRGS Powered by DSpace software, Version 1.8.1.