Repositório Digital

A- A A+

SwitchCraft : um ambiente computacional para síntese e análise de redes lógicas

.

SwitchCraft : um ambiente computacional para síntese e análise de redes lógicas

Mostrar registro completo

Estatísticas

Título SwitchCraft : um ambiente computacional para síntese e análise de redes lógicas
Outro título SwitchCraft: a computer environment for switch network synthesis and analysis
Autor Callegaro, Vinicius
Orientador Ribas, Renato Perez
Co-orientador Rosa Junior, Leomar Soares da
Data 2009
Nível Graduação
Instituição Universidade Federal do Rio Grande do Sul. Instituto de Informática. Curso de Ciência da Computação: Ênfase em Ciência da Computação: Bacharelado.
Assunto Circuitos integrados
Microeletronica
[en] BDD
[en] CAD
[en] CMOS
[en] Digital circuits
[en] Switch network
Resumo O ambiente SwitchCraft provê um conjunto de ferramentas para geração de redes de chaves lógicas. Estimativas para atraso de propagação de sinais, área e dissipação de energia (dinâmica ou corrente de fuga) também estão disponíveis. A plataforma é amigável e permite a construção de scripts, agrupando seqüências de comandos. Redes de transistores correspondendo a funções lógicas alvo podem ser geradas de equações e de BDDs. Redes logicamente e topologicamente complementares podem ser derivadas através de métodos baseados em grafos duais. Diferentes estilos lógicos CMOS podem ser obtidos, por exemplo, single ou dualrail, topologias estáticas ou dinâmicas, com planos disjuntos (pull-up PMOS / pulldown NMOS) ou em uma estrutura tipo PTL (com estruturas pull-up/pull-down compartilhadas).
Abstract SwitchCraft environment provides a set of tools for switch network generation. Estimators for delay, area and power dissipation (dynamic and leakage) are available. The platform is easy-to-use and it allows the construction of scripts grouping a sequence of commands. Transistor networks corresponding to target logic functions can be generated from equations and from BDDs. Logically and topologically complementary networks can be derived through dual-graphs. Different CMOS logic styles can be obtained, e.g. single and dual-rail, static and dynamic topologies, with disjoint planes (pull-up PMOS / pull-down NMOS) and in a PTL-like structure (with a shared pull-up/pull-down structure).
Tipo Trabalho de conclusão de graduação
URI http://hdl.handle.net/10183/18570
Arquivos Descrição Formato
000730944.pdf (1.047Mb) Texto completo Adobe PDF Visualizar/abrir

Este item está licenciado na Creative Commons License

Este item aparece na(s) seguinte(s) coleção(ões)


Mostrar registro completo

Percorrer



  • O autor é titular dos direitos autorais dos documentos disponíveis neste repositório e é vedada, nos termos da lei, a comercialização de qualquer espécie sem sua autorização prévia.
    Projeto gráfico elaborado pelo Caixola - Clube de Criação Fabico/UFRGS Powered by DSpace software, Version 1.8.1.