Implementação em hardware de um módulo de tradução binária para uma arquitetura reconfigurável

Abstract

A complexidade dos sistemas embarcados está crescendo devido à agregação de funcionalidades em um único dispositivo eletrônico. Além disso, a aceleração da execução dos processadores superescalares está estagnada, e a extração de paralelismo no modelo von Neumann está chegando ao limite teórico. Arquiteturas Reconfiguráveis aparecem como uma solução viável para estes problemas, sendo factível a implementação deste tipo de arquitetura nas atuais tecnologias CMOS. O presente trabalho consiste na implementação em hardware de um módulo de Tradução Binária para a arquitetura reconfigurável DIM, desenvolvida no Laboratório de Sistemas Embarcados do Instituto de Informática da UFRGS.

The complexity of embedded systems is growing due to the aggregation of multiple functionalities into a single electronic device. Moreover, acceleration of the execution of superscalar processors is stagnated, and the extraction of parallelism in the von Neumann model is reaching its theoretical limit. Reconfigurable architectures show up as a viable solution to these problems, and their implementation is feasible in current CMOS technology. This work consists of the implementation of a Binary Translation hardware module for the DIM reconfigurable architecture, developed by the Embedded Systems Research Group at the Federal University of Rio Grande do Sul (UFRGS).