Repositório Digital

A- A A+

Estudo e avaliação de técnicas de redução de consumo em circuitos lógicos

.

Estudo e avaliação de técnicas de redução de consumo em circuitos lógicos

Mostrar registro completo

Estatísticas

Título Estudo e avaliação de técnicas de redução de consumo em circuitos lógicos
Outro título Presentation and evaluation of techniques targeting low-power CMOS circuits
Autor Canabarro, Eduardo Antonio Achutti
Orientador Reis, Andre Inacio
Data 2011
Nível Graduação
Instituição Universidade Federal do Rio Grande do Sul. Instituto de Informática. Curso de Engenharia de Computação.
Assunto Cmos
Microeletronica
[en] Low-power
[en] Low voltage
[en] Voltage reduction
[en] Voltage scaling
Resumo O presente trabalho busca investigar técnicas de redução de consumo em circuitos lógicos, abordando tanto circuitos combinacionais quanto sequenciais. No estudo dirigido a circuitos combinacionais, é feito um estudo acerca da efetividade da redução da tensão de alimentação como forma de diminuir o consumo do circuito. Um circuito simples foi simulado em SPICE, utilizando 3 tecnologias distintas. Os dados relativos a consumo e atraso foram analisados, visando chegar a uma conclusão em relação à diminuição do consumo à custa do aumento do atraso. Juntamente com esta análise, foi realizado um estudo sobre margem de ruído em circuitos CMOS. A margem de ruído é o conceito que determina o quanto um circuito suporta de variação em sua entrada sem alterar a saída. Esse conceito é importante quando se trabalha em baixa tensão pois é relevante para o funcionamento correto do circuito e diretamente dependente da tensão de alimentação. No estudo dirigido a circuitos sequenciais, foi avaliado um flip-flop mestre-escravo proposto em uma patente de autoria de Christian Piguet, cientista suíço reputado por estudos na área de baixo consumo e baixa tensão. O objetivo era avaliar o funcionamento e a efetividade da proposição, bem como sua adequação para uso em circuitos de baixo consumo.
Abstract This work aims to investigate and evaluate techniques targeting low-power CMOS circuits, through sequential and combinational approaches. In the combinational study, we intended to analyze the consumption reduction obtained through the reduction of the supply voltage. A simple CMOS circuit was described and simulated in SPICE language. Data related to power and timing were collected and analyzed, seeking to have a conclusion about the effectiveness of voltage reduction to achieve low-power in contrast with the depreciation of the timing performance. Additionally, the analysis of the noise margins for the 3 technologies previously used was performed. The noise margin is the maximum variation supported by a circuit, in its inputs, without the modification of the output. This concept becomes important when dealing with low voltage because directly affects the correct operation of the circuit and is totally dependent upon the reduction of the supply voltage. In the sequential study, the evaluation of a patent of a master-slave flip-flop proposed by Christian Piguet was carried out. Piguet is known by his studies and proposals concerning low-power, low voltage circuits. The main goal was to evaluate the operation of the flip-flop, as well as its adaptation to be used in low-power CMOS circuits.
Tipo Trabalho de conclusão de graduação
URI http://hdl.handle.net/10183/31050
Arquivos Descrição Formato
000782271.pdf (1.400Mb) Texto completo Adobe PDF Visualizar/abrir

Este item está licenciado na Creative Commons License

Este item aparece na(s) seguinte(s) coleção(ões)


Mostrar registro completo

Percorrer



  • O autor é titular dos direitos autorais dos documentos disponíveis neste repositório e é vedada, nos termos da lei, a comercialização de qualquer espécie sem sua autorização prévia.
    Projeto gráfico elaborado pelo Caixola - Clube de Criação Fabico/UFRGS Powered by DSpace software, Version 1.8.1.