Mostrar registro simples

dc.contributor.advisorSusin, Altamiro Amadeupt_BR
dc.contributor.authorOliveira, Matheus Bergerpt_BR
dc.date.accessioned2011-10-19T01:18:20Zpt_BR
dc.date.issued2010pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/33076pt_BR
dc.description.abstractO projeto tem como principal objetivo desenvolver em VHDL o estágio de saída de vídeo do decodificador H.264. Como principais funcionalidades do projeto estão à leitura de dados escritos na memória pelo decodificador, a adequação desses dados de maneira a estabelecer uma interface com o D/A de saída e a composição do vídeo através da sobreposição de duas imagens. A plataforma de desenvolvimento utilizada foi o kit XUP V5 (Xilinx).pt_BR
dc.description.abstractThe project's main objective is developing in VHDL the output stage of a H.264 video decoder. The main features of the project are the transfer of data written into memory by the decoder, the adequacy of these data in order to establish an interface with the D/A output and composition of the video through the superimposition of two images. The development platform used was the kit XUP V5 (Xilinx).en
dc.format.mimetypeapplication/pdf
dc.language.isoporpt_BR
dc.rightsOpen Accessen
dc.subjectVHDLen
dc.subjectEngenharia elétricapt_BR
dc.subjectFPGAen
dc.subjectSignal processingen
dc.subjectCodec H.264en
dc.titleDesenvolvimento de um controlador de vídeo em VHDLpt_BR
dc.typeTrabalho de conclusão de graduaçãopt_BR
dc.identifier.nrb000788119pt_BR
dc.degree.grantorUniversidade Federal do Rio Grande do Sulpt_BR
dc.degree.departmentEscola de Engenhariapt_BR
dc.degree.localPorto Alegre, BR-RSpt_BR
dc.degree.date2010pt_BR
dc.degree.graduationEngenharia Elétricapt_BR
dc.degree.levelgraduaçãopt_BR


Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples