Repositório Digital

A- A A+

Sensor de corrente transiente para detecção do SET com célula de memória dinâmica

.

Sensor de corrente transiente para detecção do SET com célula de memória dinâmica

Mostrar registro completo

Estatísticas

Título Sensor de corrente transiente para detecção do SET com célula de memória dinâmica
Autor Simionovski, Alexandre
Orientador Wirth, Gilson Inacio
Data 2012
Nível Mestrado
Instituição Universidade Federal do Rio Grande do Sul. Escola de Engenharia. Programa de Pós-Graduação em Engenharia Elétrica.
Assunto Circuitos integrados
Microeletronica
Sensores
[en] CMOS
[en] Current sensor
[en] Dynamic storage
[en] Electrical engineering
[en] Ionizing particles
[en] Microelectronics
[en] Transient event detection
Resumo Esta dissertação trata do projeto e avaliação de um novo circuito sensor de corrente com célula de memória dinâmica para a detecção de correntes transientes em circuitos integrados CMOS, provocadas pela incidência de partículas ionizantes. As propostas previamente existentes na literatura são avaliadas e suas deficiências são apontadas. É apresentada a topologia e o modo de funcionamento do novo circuito, juntamente com o detalhamento do projeto das versões destinadas à monitoração dos transistores PMOS e NMOS. É apresentado o layout do circuito final em tecnologia 130 nm, destinado à prototipação pelo programa MOSIS, contendo os sensores, os transistores-alvo, os estágios de saída e os circuitos de proteção contra os efeitos da eletricidade estática necessários. Os resultados obtidos através de simulação mostram que o novo circuito proporciona uma redução na área de silício necessária para a implementação, bem como um menor consumo de corrente quiescente em relação às propostas anteriores.
Abstract This dissertation deals with the design and evaluation of a new current sensor circuit with dynamic memory cell intended to detect transient currents caused by incidence of ionizing particles in CMOS integrated circuits. Circuits previously proposed are analyzed and their drawbacks are pointed out. The new circuit topology and working principle is presented, along with the detailed design of the versions intended to monitoring PMOS and NMOS transistors. The final circuit is laid out in a 130 nm technology, intended to be prototyped through the MOSIS program. The complete design contains the sensor circuits, target transistors, output stages and electrostatic discharge protection circuitry. Results obtained by post layout simulation shown that the new circuit provides a reduction on silicon area and a smaller quiescent current consumption compared to previous circuits.
Tipo Dissertação
URI http://hdl.handle.net/10183/61132
Arquivos Descrição Formato
000863769.pdf (3.194Mb) Texto completo Adobe PDF Visualizar/abrir

Este item está licenciado na Creative Commons License

Este item aparece na(s) seguinte(s) coleção(ões)


Mostrar registro completo

Percorrer



  • O autor é titular dos direitos autorais dos documentos disponíveis neste repositório e é vedada, nos termos da lei, a comercialização de qualquer espécie sem sua autorização prévia.
    Projeto gráfico elaborado pelo Caixola - Clube de Criação Fabico/UFRGS Powered by DSpace software, Version 1.8.1.