Mostrar registro simples

dc.contributor.advisorRibas, Renato Perezpt_BR
dc.contributor.authorMerlo, Oendelpt_BR
dc.date.accessioned2013-01-25T10:27:56Zpt_BR
dc.date.issued2012pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/64058pt_BR
dc.format.mimetypeapplication/pdf
dc.language.isoporpt_BR
dc.rightsOpen Accessen
dc.titleIntegração de modelos de atraso e consumo de portas lógicas CMOS no ambiente de geração automática SwitchCraftpt_BR
dc.typeResumo publicado em eventopt_BR
dc.contributor.eventSalão de Iniciação Científica (24. : 2012 out. 1-5 : UFRGS, Porto Alegre, RS).pt_BR
dc.subject.sessionEngenharia - simulação e modelagempt_BR
dc.subject.themeSimulação e modelagempt_BR
dc.subject.cnpqEngenhariaspt_BR
dc.type.presentationApresentação oralpt_BR
dc.description.number10pt_BR
dc.identifier.sic25518pt_BR
dc.subject.macroEngenhariapt_BR


Thumbnail
Thumbnail
   

Este item está licenciado na Creative Commons License

Mostrar registro simples