Detecting transient faults in the configurable reconfigurable core architecture without false error signals

Abstract

Fault tolerance is an important issue to worry about in the computing world. The detection of errors provided by transient faults, among others source of errors, in a determined region of a computer architecture is necessary to increase the reliability of the architecture. Circuit level time-redundancy (NICOLAIDIS, 1999) is a good technique to detect transient errors (those caused by transient faults) with low impact in area in a first moment. This work presents two implementations of the technique and the conditions we must respect in order to maximize the error detection without generating false errors signals. In addition, these implementations are used to construct the component that is part of a flexible error handling module (FEHM) (SCHWEIZER et al., 2012). This module is incorporated in the Configurable Reconfigurable Core (OPPOLD et al., 2007) architecture in order to detect and mask errors caused by permanent and transient faults. As a result, the simulations confirm that the conditions formulated avoids the false errors signals generation. However, the synthesis results shows that the technique can impact, not only in the area, but also in the performance of the circuit. Furthermore, fault injection simulations show that the FEHM has a vulnerability in the presence of transient faults.

Tolerância a falhas é uma questão importante a se preocupar no mundo da computação. A detecção de erros providos de falhas transientes, entre outras fontes de erros, em uma determinada região de uma arquitetura de computador é necessária para aumentar a confiança da arquitetura. Redundância no tempo a nível de circuito (NICOLAIDIS, 1999) é uma boa técnica para detectar erros transientes (erros causados por falhas transientes) com um baixo impacto na área a priori. Este trabalho apresenta duas implementações desta técnica, bem como as condições que são necessárias respeitar para maximizar a detecção sem a geração de sinais falsos de erro. Adicionalmente, as implementações são usadas para construir o componente que é parte de um módulo flexível de tratamento de erro (flexible error handling module - FEHM -) (SCHWEIZER et al., 2012). Este módulo é incorporado na arquitetura Configurable Reconfigurable Core (CRC) (OPPOLD et al., 2007) com o objetivo de detectar e mascarar erros causados por falhas permanentes e transientes. Como esperado, as simulações confirmam que as condições formuladas evitam a geração de sinais falsos de erros. Entretanto, os resultados de sintese mostram que a técnica pode impactar, não somente em área, mas também na performance do circuito. Além disso, simulações com injeção de falhas apresentam que o FEHM possui uma vulnerabilidade na presença de falhas transientes.