• Fast extract with cube hashing 

      Schmitt, Bruno de Oliveira (2016) [Trabalho de conclusão de graduação]
      The fast-extract algorithm is a well-known algebraic method for factoring and decomposing Boolean expressions. Since it uses pairwise comparisons between cubes to find factors, the run-time is degraded for networks whose ...
    • Geração de memórias de programa em Verilog compatível com a plataforma Pitanga 

      Tondo, Maria Flávia Borrajo (2023) [Trabalho de conclusão de graduação]
      Este estudo compara o uso de Diagramas de Decisão Binária (BDDs) e técnicas de redução de circuitos combinacionais na geração de descrições de hardware em Verilog, a partir da memória de processadores didáticos. Os BDDs ...
    • Monotonic buffer insertion 

      Kagami, Nicolas Silveira (2015) [Trabalho de conclusão de graduação]
      This document presents a multi-objective approach to buffer insertion. Our concept is applied to simple-cells-based circuits, extracted from AIGs. Node count minimization in AIGs tends to increase the logic sharing, which ...
    • Uma nova estrutura de dados para ferramentas de síntese lógica 

      Silveira, Leonardo Droves (2022) [Trabalho de conclusão de graduação]
      Este trabalho propõe uma nova estrutura de dados para as ferramentas de síntese lógica. Esta nova estrutura pretende unir duas estruturas bem conhecidas na área de síntese ló gica, o AIG (And-Inverter-Graph) com o BDD ...