Mostrar el registro sencillo del ítem

dc.contributor.authorKastensmidt, Fernanda Gusmão de Limapt_BR
dc.contributor.authorNeuberger, Gustavopt_BR
dc.contributor.authorHentschke, Renato Fernandespt_BR
dc.contributor.authorCarro, Luigipt_BR
dc.contributor.authorReis, Ricardo Augusto da Luzpt_BR
dc.date.accessioned2011-01-29T06:00:28Zpt_BR
dc.date.issued2004pt_BR
dc.identifier.issn0740-7475pt_BR
dc.identifier.urihttp://hdl.handle.net/10183/27593pt_BR
dc.format.mimetypeapplication/pdfpt_BR
dc.language.isoengpt_BR
dc.relation.ispartofIEEE design and test of computers. Vol. 21, n.6 (Nov./Dec. 2004), p. 552-562pt_BR
dc.rightsOpen Accessen
dc.subjectMicroeletrônicapt_BR
dc.subjectFpgapt_BR
dc.subjectTestes : Circuitos integradospt_BR
dc.subjectTolerancia : Falhaspt_BR
dc.titleDesigning fault-tolerant techniques for SRAM-Based FPGAspt_BR
dc.typeArtigo de periódicopt_BR
dc.identifier.nrb000447567pt_BR
dc.type.originEstrangeiropt_BR


Ficheros en el ítem

Thumbnail
   

Este ítem está licenciado en la Creative Commons License

Mostrar el registro sencillo del ítem