Now showing items 1-20 of 20

    • Algoritmos de simulação de hardware no nível RT 

      Wagner, Flavio Rech (PGCC da UFRGS, 1985) [Technical and Research Report]
      Este trabalho cria uma taxonomia para classificação de algoritmos de simulação de sistemas digitais descritos no nível de transferência entre registradores. Os algoritmos de simulação são apresentados e sua eficiência é ...
    • Basic techniques of gate level simulation : a tutorial 

      Wagner, Flavio Rech (CPGCC da UFRGS, 1984) [Technical and Research Report]
      Gate level simulators are those which simulate digital logic circuits composed only of basic gates such as NAND's , NOR's, etc . There are two basic types of gate level simulators: compiled ones, in which the logic structure ...
    • Design methodology management in design frameworks 

      Wagner, Flavio Rech (CPGCC da UFRGS, 1991) [Technical and Research Report]
      This paper ic a tutorial on design methodology management (dmm) in design frameworks for VLSI systems and other complex electronic systems. The motivation for such functionality tu design frameworks is discussod. Several ...
    • Design methodology management in the star framework 

      Wagner, Flavio Rech; Lima, Arnaldo H. Viegas de (CPGCC da UFRGS, 1991) [Technical and Research Report]
      The design methodology management (dmm) model of the STAR framework is presented. As opposed to other approaches, where dmm is based only on design flow control, in STAR it is achieved through a coupling of task flow control ...
    • Gerência de metodologias de projeto no ambiente Garden 

      Wagner, Flavio Rech (IBM, 1991) [Technical and Research Report]
      Este relatório discute os fundamentos de um modelo para a gerência de metodologias de projeto de sistemas e circuitos eletrônicos no ambiente GARDEN. Xa abordagem proposta, a gerência de metodologias de projeto em GARDEN ...
    • Hazard detection in logic simulation 

      Wagner, Flavio Rech (CPGCC da UFRGS, 1984) [Technical and Research Report]
      This paper shows the influence of two factors on the hazards detection capability of a logic simulator: the delay model (zero, nomina l or min-max) and the number of logic levels (2,3,5 or 8). Hazards are briefly defined. ...
    • Integracao de ferramentas no sistema amplo : critica e proposta de extensoes 

      Wagner, Flavio Rech (CPGCC da UFRGS, 1991) [Technical and Research Report]
      Este relatório discute o processo de integração de ferramentas no ambiente AMPLO. São analisadas as alterações necessárias para que, além de um ambiente onde ferramentas de projeto de sistemas digitais já estão integradas ...
    • Integrating a VHDL dialect into the Amplo design framework 

      Wagner, Flavio Rech (CPGCC da UFRGS, 1990) [Technical and Research Report]
      Este relatório compara os modelos de representação e gerência de dados do ambiente de projeto AMPLO e da linguagem de descrição de hardware VHDL. E argumentado que os conceitos de AMPLO são superiores em relação a importantes ...
    • Kapa : uma linguagem para a descrição de hardware do nível de transferência entre registradores 

      Wagner, Flavio Rech (PGCC da UFRGS, 1987) [Technical and Research Report]
      Este relatório apresenta a linguagem KAPA, destinada á descrição de sistemas digitais no nível de transferência entre registradores (RT). Esta linguagem tem formas textual e gráfica de representação que são inteiramente ...
    • Linguagens de descrição de hardware para suporte a integração do processo de projeto em Amplo 

      Wagner, Flavio Rech; Freitas, Carla Maria Dal Sasso; Golendziner, Lia Goldstein (PGCC da UFRGS, 1987) [Technical and Research Report]
      Este relatório apresenta as características das linguagens de descrição de hardware existentes no sistema AMPLO que suportam a integridade do processo de projeto de sistemas digitais. Em especial, é completamente descrita ...
    • Mapeamento de um processo de projeto de circuitos VLSI para o modelo de dados do ambiente Garden 

      Wagner, Flavio Rech (IBM, 1990) [Technical and Research Report]
      Este relatório descreve um exercício de simulação de uma seqüência de passos de projeto de circuitos VLSI que resulta na criação de objetos no ambiente GARDEN. E definida uma metodologia de projeto de sistemas digitais ...
    • Modelamento de processos digitais com redes de instâncias 

      Wagner, Flavio Rech (PGCC da UFRGS, 1984) [Technical and Research Report]
      Este relatório apresenta o conceito de redes do instâncias. É mostrado que sistemas onde se desenrolam processos digitais podem ser modelados como redes de instâncias. Redes de Petri são utilizadas para descrever a estrutura ...
    • Modelling the design methodology for the risco microprocessor 

      Wagner, Flavio Rech (CPGCC da UFRGS, 1992) [Technical and Research Report]
      This report presents the modelling of the methodology employed in designing the physical layout of the operational block of the RISCO microprocessor IC, under development at the UFRGS. The model uses the concepts of design ...
    • Modelos de representação e gerência de dados em ambientes de projeto de sistemas digitais 

      Wagner, Flavio Rech (IBM, 1991) [Technical and Research Report]
      Um ambiente de projeto deve suportar um modelo de dados uniforme, que permita a representação de sistemas digitais como objetos complexos, considerando aspectos como composição e hierarquia, e ofereça recursos para a ...
    • NILO : uma linguagem para a descrição de hardware no nível de portas lógicas 

      Wagner, Flavio Rech; Freitas, Carla Maria Dal Sasso (CPGCC da UFRGS, 1987) [Technical and Research Report]
      Este relatório apresenta NILO, uma linguagem para descrição de sistemas digitais no nível de portas lógicas. NILO permite também a descrição de portas de transmissão bidirecionais, buffers "tri-state" e resistores "pull-up" ...
    • On the properties of event oriented logic simulation according to significant timing models 

      Wagner, Flavio Rech (CPGCC da UFRGS, 1985) [Technical and Research Report]
      This report discusses properties of event oriented logic simulators that employ the technique of selective searching the active gates. Properties of interest the data structures needed by are mainly related to data structures ...
    • Prevail-dm : a framework-based environment for formal hardware verification 

      Wagner, Flavio Rech (Imag, 1992) [Technical and Research Report]
      This report describes the framework-based PREVAIL-DM design environment for formal hardware verification. PREVAIL-DM integrates proof tools that are available in the PREVAIL environment around a common, VHDL-based conceptual ...
    • O processo de projeto de sistemas digitais num ambiente integrado de CAD 

      Wagner, Flavio Rech; Freitas, Carla Maria Dal Sasso; Golendziner, Lia Goldstein (PGCC da UFRGS, 1985) [Technical and Research Report]
      Este relatório descreve o processo de projeto de sistemas digitais complexos, que é a base de um ambiente integrado de projeto auxiliado por computador. Este processo restringe-se a síntese e validação de sistemas digitais ...
    • Simulação de sistemas modelados como redes de agências 

      Wagner, Flavio Rech (PGCC da UFRGS, 1985) [Technical and Research Report]
      Este trabalho apresenta um modelo de simulação, em um monoprocessador, de sistemas representados como re des de agências. A estrutura básica de um simulador adegua do a este modelo é mostrada. Alguns aspectos importantes ...
    • The data model of the star framework 

      Wagner, Flavio Rech (CPGCC da UFRGS, 1991) [Technical and Research Report]
      This report presents the data model for the design framework STAR. STAR is an open framework for the design of eletronic circuits and systems, that provides powerful facilities for data and design management, as well as ...