Now showing items 1-12 of 12

    • Aging aware design techniques and CMOS gate degradation estimative 

      Butzen, Paulo Francisco (2012) [Thesis]
      O advento da utilização de circuitos integrados pela sociedade se deu por dois motivos. O primeiro consiste na miniaturização das dimensões dos dispositivos integrados. Essa miniaturização permitiu a construção de dispositivos ...
    • Analytical logical effort formulation for local sizing 

      Alegretti, Caio Graco Prates (2013) [Thesis]
      Microelectronics industry has been relying more and more upon cell-based design methodology to face the growing complexity in the design of digital integrated circuits, since cell-based integrated circuits are designed in ...
    • An estimation method for gate delay variability in nanometer CMOS technology 

      Silva, Digeorgia Natalie da (2010) [Thesis]
      No regime em nanoescala da tecnologia VLSI, o desempenho dos circuitos é cada vez mais afetado pelos fenômenos de variabilidade, tais como variações de parâmetros de processo, ruído da fonte de alimentação, ruído de ...
    • Applications of functional composition for CMOS and emerging technologies 

      Martins, Mayler Gama Alvarenga (2015) [Thesis]
      The advances in semiconductor industry over the last decades have been strongly based on continuous scaling down of dimensions in manufactured CMOS devices. The use of CMOS devices profoundly relies on AND/OR/Inverter ...
    • Automatic generation and evaluation of transistor networks in different logic styles 

      Rosa Junior, Leomar Soares da (2008) [Thesis]
      O projeto e o desenvolvimento de circuitos integrados é um dos mais importantes e aquecidos segmentos da indústria eletrônica da atualidade. Neste cenário, ferramentas de automação têm possibilitado aos projetistas manipular ...
    • CMOS digital integrated circuit design faced to NBTI and other nanometric effects 

      Dal Bem, Vinícius (2010) [Dissertation]
      Esta dissertação explora os desafios agravados pela miniaturização da tecnologia na fabricação e projeto de circuitos integrados digitais. Os efeitos físicos do regime nanométrico reduzem o rendimento da produção e encurtam ...
    • Elastic circuits in FPGA 

      Silva, Thiago de Oliveira (2017) [Dissertation]
      O avanço da microeletrônica nas últimas décadas trouxe maior densidade aos circuitos integrados, possibilitando a implementação de funções de alta complexidade em uma menor área de silício. Como efeito desta integração em ...
    • Funtional composition and applications 

      Martins, Mayler Gama Alvarenga (2012) [Dissertation]
      This work presents functional composition (FC) as a new paradigm for combinational logic synthesis. FC is a bottom-up approach to synthesize Boolean functions, being able to evaluate the cost of intermediate sub-functions, ...
    • Graph-based algorithms for transistor count minimization in VLSI circuit EDA tools 

      Matos, Jody Maick Araujo de (2014) [Dissertation]
      This master’s thesis introduces a set of graph-based algorithms for obtaining reduced transistor count VLSI circuits using simple cells. These algorithms are mainly focused on minimizing node count in AIG representations ...
    • KL-cut based remapping 

      Machado, Lucas (2013) [Dissertation]
      This work introduces the concept of k-cuts and kl-cuts on top of a mapped circuit in a netlist representation. Such new approach is derived from the concept of k-cuts and klcuts on top of AIGs (and inverter graphs), ...
    • Logic synthesis for sequential material implication logic based on resistance switching devices 

      Marranghello, Felipe dos Santos (2017) [Thesis]
      Dispositivos de resistência variável (RSD) são alternativas promissoras para a criação de memórias não voláteis (NVM). Estas memórias também podem influenciar o projeto de circuitos digitais através de “lógica em memória”. ...
    • SAT based environment for logical capacity evaluation of via configurable block templates 

      Dal Bem, Vinícius (2016) [Thesis]
      Structured ASICs with regular layouts comprise a design-based solution for IC manufacturing yield loss in nanometer technologies caused by photolithography distortions. Via-configurable structured ASICs is even a more ...